Cache(캐시)
10 posts
[Rust] Pingora 해시링 재설계: struct 재포장과 통계로 RAM 100TB 절감
[Cpp] 배열의 1%만 서브노멀이어도 인텔에서 45배 느려지는 이유
[Cpp] 벡터화가 빠른 진짜 이유: SIMD 폭이 아니라 병렬성이다
[Computer Terms] CDN 캐싱 전략 (CDN Caching)
[Computer Terms] Write-Through와 Write-Back
[Computer Terms] 멀티레벨 캐싱 (Multi-Level Caching)
[Computer Terms] 캐시 계층: L1/L2/L3 (Cache Hierarchy)
[Computer Terms] 폰 노이만 구조 (Von Neumann Architecture)
[Computer Terms] CPU 구조와 파이프라이닝 (CPU Architecture, Pipelining)
[Performance 04] Introduction: Low-latency 메모리·할당·레이아웃
Home