Featured image of post [IO 09] 스토리지 스택 커스터마이징 (전문)

[IO 09] 스토리지 스택 커스터마이징 (전문)

커널 모듈·특수 파일시스템·벤더 드라이버까지 건드릴 때의 성능 이득과 운영·보안 리스크를 전문 난이도로 정리합니다. Tr.11 의사결정·Tr.06 런타임 경계와 연계해 검증·롤밹 프레임을 제시합니다.

Featured image of post [Memory 04] 메모리·수명·캐시 라인 직관 (기초)

[Memory 04] 메모리·수명·캐시 라인 직관 (기초)

스택·힙·객체 수명·캐시 라인 단위 접근이 할당과 지연에 미치는 영향을 그림으로 잡는 기초 장입니다. Tr.02 실행 모델과 Tr.05 캐시 해석의 선행 개념으로 쓰고 이 트랙 심화 학습으로 연결합니다.

Featured image of post [Memory 04] 전역 할당자·jemalloc·tcmalloc (전문)

[Memory 04] 전역 할당자·jemalloc·tcmalloc (전문)

전역 할당자 교체·튜닝의 효과와 한계, 워크로드·프레그멘테이션·스레드 경합 관점에서의 검증 절차를 전문 난이도로 정리합니다. Tr.02 문자열·컨테이너 경계와 충돌하지 않게 쓰는 실무 판단을 다룹니다.

Featured image of post [Optimization(C++) 01] C++ 실행 모델·µs 최적화 어휘 (기초)

[Optimization(C++) 01] C++ 실행 모델·µs 최적화 어휘 (기초)

Low-latency C++ 트랙 선행 기초 장입니다. 프로세스 메모리·스택/힙·캐시·핫패스·추상화 비용 등 µs 튜닝 용어를 문단으로 정리하고, Tr.01 프로파일링과 챕터 03 본편으로 이어지는 경로·이전·다음 장 내비게이션을 안내합니다.

Featured image of post [Optimization(C++) 18] ABI·링크 경계와 극한 성능 (전문)

[Optimization(C++) 18] ABI·링크 경계와 극한 성능 (전문)

전문 난이도 장으로 ODR·ABI·가시성·심볼 경계가 인라이닝·LTO·동적 링크에 주는 제약을 정리합니다. Tr.03·챕터 12·19와 연계한 링크 타임 판단 기준·PR 체크리스트·이전·다음 장 링크를 제공합니다.

Featured image of post [Optimization(Series)] Introduction: Low-latency 최적화 12트랙 로드맵

[Optimization(Series)] Introduction: Low-latency 최적화 12트랙 로드맵

Low-latency C++ 최적화 12트랙 로드맵입니다. 트랙 번호가 의존 순서와 같아 Tr.01부터 오름차순으로 읽으면 됩니다. 프로파일링을 기반으로 언어·빌드·메모리·CPU·OS·동시성·극한기법·I/O·네트워크·설계·회귀까지 심화 진입 조건과 난이도 정책을 정리합니다.

Featured image of post [OS 06] eBPF·커널 경계와 성능·안전 (전문)

[OS 06] eBPF·커널 경계와 성능·안전 (전문)

eBPF·XDP가 커널 경계에서 주는 성능 이점과 검증·보안·업그레이드 리스크를 함께 보는 전문 장입니다. 지연·처리량·관측 가능성의 트레이드오프를 Tr.10·Tr.11 의사결정과 연결해 정리합니다.

Featured image of post [Performance 01] Introduction: Low-latency 프로파일링·성능 분석

[Performance 01] Introduction: Low-latency 프로파일링·성능 분석

Low-latency 프로파일링·성능 분석 트랙의 도입 챕터입니다. microbenchmark/프로파일링으로 hot path를 찾고, 지표를 해석해 회귀를 자동화하는 공통 기반을 한 번에 정리합니다. 20개 챕터의 난이도·학습 순서·참고 출처를 함께 안내합니다.

Featured image of post [Performance 04] Introduction: Low-latency 메모리·할당·레이아웃

[Performance 04] Introduction: Low-latency 메모리·할당·레이아웃

Low-latency 메모리·할당·데이터 레이아웃 트랙의 도입 챕터입니다. 컨테이너·할당·레이아웃의 책임 경계와 입문자 진입 순서를 정리하고, allocation·캐시·레이턴시 변화를 벤치마크로 검증하는 기본 흐름을 제공합니다.

Featured image of post [Performance 05] Introduction: CPU 마이크로아키텍처 Low-latency

[Performance 05] Introduction: CPU 마이크로아키텍처 Low-latency

CPU 마이크로아키텍처 Low-latency 트랙의 도입 챕터입니다. TopDown 직관부터 파이프라인·캐시·분기·ILP의 책임 범위를 연결하고, 하드웨어 이벤트와 p99 지연을 함께 해석하는 기본 흐름을 정리합니다.