Collections

19 pages

[Optimization(CPU)] 05. CPU 마이크로아키텍처 Low-latency 트랙

언어 최적화의 한계를 넘기 위해 CPU 내부를 이해합니다. 파이프라인·분기 예측·캐시 계층·ILP를 다루며, 코드 구조/리팩터링 같은 상위 설계는 다른 트랙의 책임으로 둡니다.

[Performance 05] Introduction: CPU 마이크로아키텍처 Low-latency

[Performance 05] Introduction: CPU 마이크로아키텍처 Low-latency

[CPU 05] CPU 파이프라인 기초

[CPU 05] CPU 파이프라인 기초

[CPU 05] 분기 예측 메커니즘과 비용

[CPU 05] 분기 예측 메커니즘과 비용

[CPU 05] 캐시 계층 구조

[CPU 05] 캐시 계층 구조

[CPU 05] 캐시 미스 분석과 대응

[CPU 05] 캐시 미스 분석과 대응

[CPU 05] 명령 수준 병렬성(ILP) 기초

[CPU 05] 명령 수준 병렬성(ILP) 기초

[CPU 05] Out-of-Order 실행과 성능

[CPU 05] Out-of-Order 실행과 성능

[CPU 05] TLB 미스 최적화

[CPU 05] TLB 미스 최적화

[CPU 05] 현대 CPU 아키텍처 비교

[CPU 05] 현대 CPU 아키텍처 비교

[CPU 05] CPU 하드웨어 카운터 활용

[CPU 05] CPU 하드웨어 카운터 활용

[CPU 05] 추측 실행과 보안 영향

[CPU 05] 추측 실행과 보안 영향

[CPU 05] CPU 주파수 스케일링과 성능

[CPU 05] CPU 주파수 스케일링과 성능

[CPU 05] 전력 관리가 성능에 미치는 영향

[CPU 05] 전력 관리가 성능에 미치는 영향

[CPU 05] Apple Silicon 아키텍처

[CPU 05] Apple Silicon 아키텍처

[CPU 05] SMT/Hyper-Threading 성능 영향

[CPU 05] SMT/Hyper-Threading 성능 영향

[CPU 05] μOp 캐시와 DSB

[CPU 05] μOp 캐시와 DSB

[CPU 05] RISC-V 아키텍처 기초

[CPU 05] RISC-V 아키텍처 기초

[CPU 05] Frontend vs Backend Bound 개념

[CPU 05] Frontend vs Backend Bound 개념

[CPU 05] 의존성 체인·포트 압력 분석

[CPU 05] 의존성 체인·포트 압력 분석